PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-076640

(43) Date of publication of application: 06.04.1988

(51)Int.CI.

H04L 7/04

H04L 25/40

(21)Application number: 61-221657

(71)Applicant: NEC CORP

(22)Date of filing:

19.09.1986


(72)Inventor: MURATA KOICHI

(54) START-STOP SYNCHRONIZING SIGNAL RECEIVING CIRCUIT

(57)Abstract:

PURPOSE: To constitute a circuit with an element having slow action speed by multipoint-sampling an input signal by the clock of the same speed as the input signal.

CONSTITUTION: A clock generating circuit 1 generates plural clocks with a different phase at the same speed as the transmission speed of a receiving signal and respective sampling circuits 3 sample the receiving signal in accordance with respective clocks from the clock generating circuit 1. Consequently, the receiving signal is multipoint—sampled by the clock of the same speed as the transmission speed of the receiving signal, and with one optimum clock selected by a clock selecting circuit 4 as the receiving clock, a receiving circuit 7 discriminates the output of the sampling circuits 3 of the optimum clock correspondence.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

19日本国特許庁(JP)·

⑩特許出願公開

⑫公開特許公報(A)

昭63-76640

@Int_Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)4月6日

H 04 L 7/04 25/40 A-6745-5K E-7345-5K

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称

調步同期信号受信回路

. ②特 願 昭61-221657

②出 願 昭61(1986)9月19日

 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 境 廣巳

明 村稲 田

1. 発明の名称

調步同期信号受信回路

2.特許請求の範囲

調歩同期方式により同期がとられる信号を受信 する関歩同期信号受信回路に於いて、

前記信号の伝送速度と同じ速度で位相が異なる 複数のクロックを発生するクロック発生回路と、

核クロック発生回路から出力される各クロック をそれぞれ入力とし、入力されたクロックにより 前記信号をサンプリングする複数のサンプリング 回路と、

核各サンプリング回路の出力に基づいて前記クロック発生回路から出力される複数のクロックの 内の1つを選択するクロック選択回路と、

該クロック選択回路で選択されたクロックと同いのクロックが入力される前記サンプリング回路の出力を受信データ入力とし、前記クロック選択回路によって選択されたクロックを受信クロックとする受信回路を備えたことを特徴とする調歩同

期信号受信回路。

3.発明の詳細な説明

〔産業上の利用分野〕

本発明は調歩同期方式により同期がとられる借 号を受信する調歩同期信号受信回路に関するもの である。

(従来の技術)

世来の関步同期信号受信回路としては、例えば信号の伝送速度のn倍(nは整数)の速度を有するクロックにより受信信号を多点サンプリングするサンプリング回路と、サンプリング回路のサンプリング結果に基づいて最適な受信クロック(受信信号の各ピットのほぼ中央時点で発生し、且つ信号の伝送速度と同一の速度を有するクロックによりピット情報を選択する受信回路とから構成されたものがある。

(発明が解決しようとする問題点)。

しかし、上述した従来の調歩同期信号受信回路。 は、伝送速度のn倍のクロックを必要とするため、 伝送速度のn倍の速度で動作する素子により回路 を構成しなければならず、伝送速度が高速になる につれて、使用する素子の動作速度による制限が 厳しくなる問題があった。

本発明は前述の如き問題点を解決したものであ り、その目的は信号の伝送速度と同一の速度で動、 作する素子により従来の多点差方式と同等の性能 を有する調歩同期信号受信回路を構成できるよう にすることにある。

(問題点を解決するための手段)

本発明は前述の如き問題点を解決するため、

調歩同期方式により同期がとられる信号を受信 する調歩同期信号受信回路に於いて、

前記信号の伝送速度と同じ速度で位相が異なる 複数のクロックを発生するクロック発生回路と、

核クロック発生回路から出力される各クロック をそれぞれ入力とし、入力されたクロックにより 前記信号をサンプリングする複数のサンプリング 回路と、

核各サンプリング回路の出力に基づいて前記ク

3

明する。

第1図は本発明の実施例のブロック図、第2図 は第1図の動作財明図である。

クロック発生回路1は入力値子2に加えられる人力信号aの伝送速度と同じ速度で位相の異な発生するものであり、クロック発生回路1からクロックの内、最高では相の近いクロックの内をも位相の近いクロックの自動期の1~5になっった回路3~1~3~5にないのクロックではそれぞれクロック発生回路1からのクロックにマンが加えられる入力信号aをサンプリングする。

クロック選択回路 4 はサンプリング回路 3.の出 力信号に基づいて選択信号 5.1 ~ 5.5 を作成する ものであり、選択信号 5.1 ~ 5.5 はセレクタ 5. 6 に加えられる。セレクタ 5 はクロック選択回路 4 からの選択信号 5.1 ~ 5 に基づいてラッチ回 ロック発生回路から出力される複数のクロックの 内の1つを選択するクロック選択回路と、

酸クロック選択回路で選択されたクロックと同一のクロックが入力される前記サンプリング回路の出力を受信データ入力とし前記クロック選択回路によって選択されたクロックを受信クロック入力とする受信回路とを設けたものである。

(作用)

クロック発生回路は受信信号の伝送速度と同一の速度で位相が異なる複数のクロックを発生し、各サンプリング回路はクロック発生回路からの各クロックに従って受信信号をサンプリングする。 従って、受信信号の伝送速度と同一の速度のクロックによって受信信号が多点サンプリングされ、クロック選択回路で選択された最適な1つのクロックを受信クロックとして受信回路はその最適なクロック対応のサンプリング回路の出力の識別を行なう。

(実施例)

次に本発明の実施例について図面を参照して説

4

路3-1~3-5の出力信号の内の1つを選択して受信回路7のデータ端子Dに加え、セレクタ6は選択信号 s 1~s 5 に基づいてクロック発生回路1からのクロック i ~vの内の1つを選択して受信回路7のクロック端子CLKに加える。受信回路7はセレクタ5を介して加えられる信号に含まれるピット情報をセレクタ6を介して加えられるのよる。 信完了により受信完了指示線8を介してクロック選択回路4にリセット信号を加える。

今、例えば、第2図(a)に示す信号 a が入力端子 2 に加えられたとすると、サンプリング回路 3 を 構成するラッチ回路 3 - 1 ~ 3 - 5 はそれぞれ同 図 (a) ~ (f)に示す「相~V相のクロック」~vの立 上がりに於いて入力信号 a をサンプリングし、同 図 (d) ~ (d) に示す信号を出力する。サンプリング 四 路 3 の出力信号が加えられているクロック選択回 路 4 は、受信完了指示線 8 を介してリセット信号 が加えられることにより、その出力信号 s 1 ~ s 5 を全て・0・とし、また、リセット信号が加え られた後、入力端子2にスタートピットSTが加えられ、サンプリング回路3を構成するラッチ回路3-1~3-5の出力信号の内のラッチ回路3-j()は1から5までの整数)の出力信号が最初に"0"となった場合はリセット信号が再び加えられるまで選択信号sjを"1"に保持し、他の選択信号は"0"に保持するものである。

世って、入力信号 a と各クロック i ~ v とが第2回(a)~(f)に示す関係にあるように、ラッチ回路3-1の出力信号が最初に * 0 * となる場合、クロック選択回路4は選択信号 s 1を * 1 * とすることになる。セレクタ5は選択信号 s 1 * s 2 * s 3 * s 4 * s 5 * * 1 * となることにより、ラッチ回路3-3 * 3-4 * 3-5 * 3-1 * 3-2 の出力信号を選択して受信回路7に加えるものであり、セレクタ6は選択信号 s 1 * s 2 * s 3 * s 4 * s 5 * * 1 * となることにより、それぞれ回相、IV相、I相、I相のクロック間、IV・v、1、IIを選択して受信回路7に加えるものであり、従って、選択信号 s 3 * * 1 * となること

7

(発明の効果)

以上説明したように、本発明は、入力信号の伝。 送速度と同じ速度で位相の異なる複数のクロック を発生するクロック発生回路と、クロック発生回 路から出力される各クロック対応に設けられた複 により、受信回路7のクロック端子CLKにはⅢ相のクロック前が加えられ、データ端子DにはⅢ相のクロック前によってサンプリングされたラッチ回路3-3の出力信号が入力されることにななのとはクロック端子CLKに加えられるⅢ間のクロック前が立下がる毎にデータ端子Dに加えられる信号に合まれるピット情報を識別し、そ受信完了指示線8を介してクロック選択回路4にリセット信号を加える。従って、受信信号の各ピットのほぼ中央でピット情報を識別することができる。

第3図はクロック選択回路4の構成例を示す回路図であり、ラッチ回路3-1~3-5の出力信号を反転するインバータ「N1~「N5と、インヒビットゲートG1~G5と、フリップフロップ PP1~PP5とから構成されている。

フリップフロップPF1~PF5 はそれぞれインヒビットゲートG1~G5の出力信号の立上がりに 於いてセットされ、受信完了指示線8を介して受

8

数個のサンプリング回路の出力に基づいてクロックの内の1つを選択するクロック選択するクロック選択するクロック選択でクロック選択でクロックとはなったのでは、クロックとしてそのクロックととないであるとでは、カカ信号を数別では、カカ信号を対し、カウによって、大力信号を対し、カウング回路のでは、位来の調か同期信号では、大力によるので、位来の調か同期信号では、大力によるので、位来の調かを使用している。まて、大力によるので、できる効果がある。は図面の管単な説明

第1図は本発明の実施例のプロック図、

第2回は第1回の動作説明図及び、

第3回はクロック選択回路4の構成例を示す回。 数内である。


1 … クロック発生回路、2 … 入力端子、3 … サンプリング回路、3 - 1 ~ 3 - 5 … ラッチ回路、4 … クロック選択回路、5. 6 … セレクタ、7 …


受信回路、 8 …受信完了指示線、 1 N 1 ~ 1 N 5 …インパータ、 C 1 ~ G 5 …インヒビットゲート、 PP 1 ~ PF 5 … フリップフロップ。

1 1


 特許出願人
 日本電気株式会社

 代理人
 弁理士
 境
 度
 已





第1図の動作説明図 第2図



クロック選択回路4の構成例を示す回路図 第 3 図